チップ技術の新時代

現在、業界標準のチップサイズはナノメートル（nm）で表され、これは1メートルの10億分の1、数個の原子ほどの大きさである。現在の基準は約2nmである。

しかし、IBMは、新技術が約0.7nm相当であり、世界で初めて1nm以下のチップ技術になる可能性があると主張している。

この技術革新にもかかわらず、生産に使用できるようになるには数年かかると予想されている。

試験では、IBMのプロトタイプは自社の2nmチップに比べて50％性能が向上し、70％エネルギー効率が向上した。

同社は、2021年に2nmチップ技術を発表した際、同様に性能とエネルギー効率の大幅な向上を記録したと報告している。

チップアーキテクチャの再構築

IBMリサーチディレクターでIBMフェローのジェイ・ガンベッタ氏は、NanoStack技術を「チップの未来にとって画期的な出来事」と述べた。

「新しいNanoStackアーキテクチャにより、単にトランジスタを小さくするだけでなく、チップの構築方法を革新し、大幅にパワーやエネルギー効率を向上させています。」と彼は語った。

トランジスタとムーアの法則

トランジスタは、スマートフォンやゲームコンソール、ノートPCなど、世界中の電子機器に計算力を提供するシリコンチップの基本構成要素である。

また、データセンターに設置された高性能コンピュータにおいても、ストリーミングやオンラインバンキング、生成型AIの台頭など、さまざまなデジタル活動を処理する上で重要である。

製造業がチップに詰め込めるトランジスタの数が増えるほど、チップの性能は高まり、それによりデバイスの機能も強化される。

数十年間、チップに載せるトランジスタの数は2年ごとに倍増し、これを「ムーアの法則」と呼ぶ。

しかし、一部のチップにはすでに数十億個のトランジスタが詰め込まれており、このペースを維持するのは難しくなってきている。専門家は、この成長が永遠に続くわけではないと広く一致している。

この成長を延長するため、設計者はトランジスタを水平方向に詰め込むのではなく、3Dの代替案に注力している。これは、トランジスタの形状を変えて高さを増すことを意味する。

IBMのアプローチは、それらを層状に積み重ねることである。

サリー大学のコンピュータ科学者アラン・ウッドワード教授は、これを都市内の家を建てるのではなく、大型のアパートビルを建てるのに例えた。

「IBMのNanoStackは、100階建てのスカイスクレーパーを提案しているようなものです。」と彼は述べ、同社の最も近いライバルであるサムスンやインテルは、自社の3Dチップ技術で30～50階建てのビルに近いと付け加えた。

3Dチップ設計者が直面する課題の一つは熱である。トランジスタは動作中に熱くなり、その熱は上昇する。

また、層同士が薄すぎると、本来オフになるはずのトランジスタがオフにならず、チップの動作を妨げる。

「IBMの提案は最も野心的であると言えるでしょう。」とウッドワード教授は語った。